

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 8日

出 願 番 号 Application Number:

特願2002-325527

[ST. 10/C]:


[J P 2 0 0 2 - 3 2 5 5 2 7]

出 願 人
Applicant(s):

シャープ株式会社

2003年 8月14日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

02J04030

【提出日】

平成14年11月 8日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/21

【発明の名称】

不揮発可変抵抗素子、記憶装置および不揮発可変抵抗素

子のスケーリング方法

【請求項の数】

14

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

田尻 雅之

【特許出願人】

【識別番号】

000005049

【氏名又は名称】

シャープ株式会社

【代表者】

町田 勝彦

【代理人】

【識別番号】

100078868

【弁理士】

【氏名又は名称】

河野 登夫

【電話番号】

06-6944-4141

【選任した代理人】

【識別番号】

100114557

【弁理士】

【氏名又は名称】

河野 英仁

【電話番号】

06-6944-4141

【手数料の表示】

【予納台帳番号】

001889

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0208490

【プルーフの要否】 要

【書類名】明細書

【発明の名称】 不揮発可変抵抗素子、記憶装置および不揮発可変抵抗素子のスケーリング方法

【特許請求の範囲】

【請求項1】 対向して基板上に形成された第1電極および第2電極と、第 1電極および第2電極の間に形成された不揮発可変抵抗体とを備える不揮発可変 抵抗素子において、

第1電極および第2電極は、前記基板の面方向において対向していることを特 徴とする不揮発可変抵抗素子。

【請求項2】 前記不揮発可変抵抗体は第1電極の外周に形成され、第2電極は不揮発可変抵抗体の外周に形成されていることを特徴とする請求項1記載の不揮発可変抵抗素子。

【請求項3】 前記第1電極は円柱状または角柱状であることを特徴とする 請求項1または2記載の不揮発可変抵抗素子。

【請求項4】 前記不揮発可変抵抗体はペロブスカイト構造のマンガン酸化物であることを特徴とする請求項1ないし3のいずれかに記載の不揮発可変抵抗素子。

【請求項5】 前記マンガン酸化物は、 $Pr_{(1-x)}$ Ca_x MnO_3 、 $La_{(1-x)}$ Ca_x MnO_3 、または $La_{(1-x-y)}$ Ca_x Pb_y MnO_3 のいずれかであることを特徴とする請求項4記載の不揮発可変抵抗素子。

【請求項6】 前記マンガン酸化物は、 $Pr_{0.7}$ $Ca_{0.3}$ MnO_3 、 $La_{0.65}$ $Ca_{0.35}$ MnO_3 、 $La_{0.65}$ $Ca_{0.175}$ $Pb_{0.175}$ MnO_3 のいずれかであることを特徴とする請求項4または5記載の不揮発可変抵抗素子。

【請求項7】 請求項1ないし6のいずれかに記載の前記不揮発可変抵抗素子および該不揮発可変抵抗素子に接続されて不揮発可変抵抗素子の選択を行う選択素子をメモリセルとしてマトリックス状に配置したことを特徴とする記憶装置。

【請求項8】 前記選択素子は、前記不揮発可変抵抗素子のいずれかを選択 して不揮発可変抵抗素子に印加する電流を制御することを特徴とする請求項7記 載の記憶装置。

【請求項9】 前記選択素子は、前記基板に形成されたトランジスタ、またはダイオードであることを特徴とする請求項7または8記載の記憶装置。

【請求項10】 前記トランジスタは、MOSトランジスタであり、該MOSトランジスタのドレインは前記第1電極に接続されていることを特徴とする請求項9記載の記憶装置。

【請求項11】 前記ダイオードのカソードは前記第1電極に接続されていることを特徴とする請求項9記載の記憶装置。

【請求項12】 前記メモリセルは、前記選択素子に接続されたワード線および前記不揮発可変抵抗素子に接続されたビット線を有し、前記第2電極は前記ビット線に接続されていることを特徴とする請求項7ないし11のいずれかに記載の記憶装置。

【請求項13】 基板上に形成され基板の面方向において対向する第1電極 および第2電極と、第1電極および第2電極の間に形成された不揮発可変抵抗体 とを備える不揮発可変抵抗素子のスケーリング方法であって、

前記第1電極の平面寸法に縮小スケーリングを施し、第1電極の高さ寸法に拡 大スケーリングを施すことを特徴とする不揮発可変抵抗素子のスケーリング方法。

【請求項14】 前記縮小スケーリングは1/k (k>1) 倍として施され、前記拡大スケーリングはk 倍として施されることを特徴とする請求項13記載の不揮発可変抵抗素子のスケーリング方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電源を切った場合にもデータが保持される不揮発可変抵抗素子、該 不揮発可変抵抗素子を用いた記憶装置、不揮発可変抵抗素子のスケーリング方法 に関する。

[0002]

【従来の技術】

現在研究が進められている不揮発性メモリの中でも、MRAM(Magneto - resistive Random Access Memory)やOUM(Ovonic Universal Memory)のように抵抗値(以下、単に「抵抗」とする場合もある)の違いを電流で読み取る不揮発可変抵抗素子を用いた記憶装置は、その高い書き換え耐性と高速動作により注目を集めている。また、これらのメモリはDRAM、フラッシュ・メモリ、FeRAM(Ferroelectric Random Access Memory)にあるような微細加工上の統計物理学的な限界が存在しないという利点がある。

[0003]

図7は従来の不揮発可変抵抗素子を用いた記憶装置の概要を示す説明図である。このような不揮発可変抵抗素子R v は、例えば、特許文献1に開示されている。1は第1電極であり、第1電極1の上部には不揮発可変抵抗体2が膜状に形成され、不揮発可変抵抗体2の上部には第2電極3が形成され不揮発可変抵抗素子R v を構成している。不揮発可変抵抗素子R v は絶縁性を有する基板9の表面に形成される。このような構造の不揮発可変抵抗素子R v の第1電極1と第2電極3との間にパルス電源V p を印加することにより、常温においても動作が可能な記憶素子(記憶装置)となる。不揮発可変抵抗体2としては、ペロブスカイト構造のマンガン酸化物、例えば、P r 0.7 C a 0.3 M n O 3が知られている。不揮発可変抵抗体2 は印加されるパルス電圧により抵抗値を変化させるが、電源を切った場合にもその抵抗値を保持するという不揮発性を有する。多くの不揮発可変抵抗素子R v をマトリックス状に配置すれば、基板9に記憶装置を形成することができる。

[0004]

図8は図7の記憶装置において電圧パルスの印加に対する抵抗値の変化状況を示すグラフである。横軸は印加パルス数(印加パルスコード)、縦軸は抵抗値(Ω)、印加パルスの電圧は2.9 V、パルス幅17 n s (ナノ秒)、パルス極性を正負(+-)で示す。例えば、1個目のパルス(印加パルスコード1)は負であり、1個目のパルスを印加した後の抵抗値は10の4乗から10の6乗へ変化(増加)している。2個目のパルス(印加パルスコード2)は正であり、2個目のパルスを印加した後の抵抗値は10の6乗から10の4乗へ変化(減少)して

いる。この抵抗の違い(変化)を、例えば、論理信号1、0に対応させて論理信号として記憶させることができる。また、電源を切ったときにも抵抗値は保持されるので不揮発性の記憶装置として用いることができる。

[0005]

図9、図10は従来の不揮発可変抵抗素子を用いた記憶装置におけるメモリセルの例を示す回路図である。図9はマトリックス状に配置された不揮発可変抵抗素子Rvの選択を行う選択素子としてトランジスタを用いたメモリセル(以下、1T1R型メモリセル)であり、ここで、トランジスタはMOSトランジスタ5により構成されている。メモリセルはMOSトランジスタ5および不揮発可変抵抗素子Rvにより構成されている。図10はマトリックス状に配置された不揮発可変抵抗素子Rvの選択を行う選択素子としてダイオードを用いたメモリセル(以下、1D1R型メモリセル)である。メモリセルはダイオード6および不揮発可変抵抗素子Rvにより構成されている。

[0006]

1 T 1 R型メモリセルにおいて、MOSトランジスタ5はゲート電極、ソース (ソース領域)、ドレイン (ドレイン領域)を有している。ゲート電極は記憶装置のワード線WLに、ソースはソース線SLに、ドレインは不揮発可変抵抗R v の一端子にそれぞれ接続されている。不揮発可変抵抗素子R v の他端子はビット線BLに接続されている。図10の1D1R型メモリセルにおいて、ダイオード 6のアノードはワード線WLに、カソードはビット線BLに接続されている。

[0007]

1 T 1 R型メモリセルにおいて、書き換え(ライトまたはリセット)をする場合には、先ず、選択対象のメモリセル(以下、選択セル)のゲート電極につながるワード線WLの電位を上げてMOSトランジスタ5をオンする。次に、選択セルのビット線BLとソース線SLとの間に電位差(電圧)を与えることにより不揮発可変抵抗素子R v の第1電極1と第2電極3との間に適切な電圧を印加して、不揮発可変抵抗体2の抵抗を変化させる。ここで、例えば、抵抗を上げるための動作をライト、抵抗を下げるための動作をリセットと定義する(以下同様)。ライト時には、ビット線BLに正の電圧パルスを印加し、ソース線SLを接地電

位にする。また、リセット時には、ビット線BLを接地電位にし、ソース線SLに正の電圧パルスを印加する。つまりライト時とリセット時とにおいて、不揮発可変抵抗体2に反対のパルス(正負が逆のパルス)が加わることになるから、抵抗を変化させることができる。

[0008]

1 T 1 R型メモリセルにおける他の書き換え方法として、次の方法もある。すなわち、ライト時には、上述のライト時と同様にして、ビット線B L に正の電圧パルスを印加し、ソース線S L を接地電位にする。また、リセット時には、ビット線B L を接地電位にし、ソース線 S L に印加する正の電圧パルスの電圧(振幅)をライト時より小さくし、パルス幅をライト時より長くする。

[0009]

1 T 1 R型メモリセルにおいて、読み出しをする場合の方法は、基本的には書き換えをする場合と同様であるが、ビット線B L またはソース線 S L に印加する正の電圧を小さくし、読み出し破壊を防止する。

[0010]

1D1R型メモリセルにおいて、書き換えをする場合には、先ず、選択セルのワード線WLの電位を上げ、ビット線BLを接地電位にする。このとき、選択セル以外のメモリセル(以下、非選択セル)においては、ワード線WLを接地電位とし、ビット線BLの電位を正電位とすることにより、ダイオード6の整流作用が働き、非選択セルには電圧は印加されない。リセット時の電圧パルスの電圧(振幅)は、ライト時の電圧パルスの電圧より小さくし、さらに、パルス幅をライト時より長くする。

[0011]

1 D 1 R型メモリセルにおいて、読み出しをする場合の方法は、基本的には書き換えをする場合と同様であるが、ビット線 B L (または、ソース線 S L) に印加する電圧を低くし、読み出し破壊を防止する。

$[0\ 0\ 1\ 2]$

図11は従来の1T1R型メモリセルの断面模式図である。なお、断面を示す 斜線は省略する(以下においても同様)。単結晶シリコン等により構成される基 板10に、MOSトランジスタ5のドレイン(ドレイン領域)5 d およびソース(ソース領域)5 s が形成される。基板10の表面に形成された絶縁層11には、ドレイン5 d およびソース5 s に対応する位置にゲート電極5 g が形成される。ドレイン5 d は、絶縁層11を貫通するプラグ7を介して絶縁層11の表面に形成された不揮発可変抵抗素子R v の第1電極1に接続される。第1電極1の上にはさらに、不揮発可変抵抗体2、第2電極3が順次積層して形成され、不揮発可変抵抗素子R v を構成する。つまり、不揮発可変抵抗素子R v の第1電極1と第2電極3とは基板10の表面と交差する方向において対向する構成とされている。不揮発可変抵抗素子R v は絶縁層11の上に積層して形成され表面を平坦化する絶縁層12により保護されている。絶縁層11の表面にはビット線BLが形成され、第2電極3はビット線BLに接続される。なお、ゲート電極5 g は延在してワード線WLに、ソース5 s は延在してソース線SLに、それぞれ接続される。

[0013]

図12は従来の1D1R型メモリセルの断面模式図である。図11と同様な部分については同一符号を付して、説明は省略する。なお、基板10は省略している。ワード線WLと第1電極1との間に半導体PN接合により構成されるダイオード6が形成され、ダイオード6のアノード6pはワード線WLに、カソード6nは第1電極1に接続される。図11の場合と同様にして、第1電極1の上に、不揮発可変抵抗体2、第2電極3が順次積層して形成され、不揮発可変抵抗素子Rvを構成する。つまり、不揮発可変抵抗素子Rvの第1電極1と第2電極3とは基板10の表面と交差する方向において対向する構成とされている。

$[0\ 0\ 1\ 4]$

【特許文献1】

米国特許第6204139B1号明細書

[0015]

【発明が解決しようとする課題】

記憶装置、特に、メモリセルを多数マトリックス状に配置した半導体記憶装置 (メモリチップ) においては、スケーリング則に従いメモリセルにスケーリング (寸法の比例縮小)を施し、メモリセルの平面上の面積を縮小して高集積化することにより大容量化(記憶容量の増加)を図っている。スケーリングという表現は一般的に寸法の比例縮小を意味することが多いが、寸法を比例拡大する場合に用いること(実施の形態3参照)もある。両者の違いを示す必要があるときは縮小スケーリング、拡大スケーリングと表現する。

[0016]

不揮発可変抵抗素子R v を用いた記憶装置においても、大容量化が求められていることから、スケーリングによるメモリセルの平面上の面積(特に、不揮発可変抵抗体の平面上の面積)を縮小することが検討されている。しかし、従来の不揮発可変抵抗素子の構造においては、スケーリングにより不揮発可変抵抗体(第1電極、第2電極)の平面上の面積を縮小すると、それに反比例して抵抗が増加することから、以下に述べるように、メモリセルにおける時定数(τ = C R)が大きくなり、動作が遅くなるという問題がある。

[0017]

図13は従来の不揮発可変抵抗素子におけるスケーリング状況を示す説明図である。同図(a)はスケーリング前の不揮発可変抵抗素子R v の斜視図、同図(b)は(a)における不揮発可変抵抗素子R v に対して1/k (k>1) 倍のスケーリングを施したスケーリング後の不揮発可変抵抗素子R v の斜視図である。簡単のために第1電極1、不揮発可変抵抗体2、第2電極3は面積を同一の矩形として示す。スケーリング前においては、短辺の長さはa、長辺の長さはbであり、スケーリング後においては、短辺の長さはa/k、長辺の長さはb/k である。なお、不揮発可変抵抗体2の膜厚については、スケーリングを適用する場合には t/k、スケーリングを適用しない場合には t/k、スケーリングを適用しない場合には t/k

[0018]

スケーリング前において、第1電極1と第2電極3とが対向する表面積Sotanab(短辺の長さ $a\times$ 長辺の長さb)である。スケーリング後において、第1電極1と第2電極3とが対向する表面積satanab(短辺の長さ $a/k\times$ 長辺の長さb/k)である。スケーリング前の抵抗atanab(短辺の長さ $a/k\times$ 長辺の長さb/k)である。スケーリング前の抵抗atanab(な不揮発可変抵抗体2の抵抗率atanab)である。スケーリング後の抵抗atanab(なる。スケーリング後の抵抗atanab)をすれば等価的にatanab(なる。スケーリング後の抵抗atanab)をすれば等価的にatanab(なる。スケーリング後の抵抗atanab)をすれば等価的にatanab(なる。スケーリング後の抵抗atanab)を

[0019]

図14は不揮発可変抵抗素子の抵抗の増加に伴う特性の低下を説明するグラフである。同図(a)は一辺の長さ a (μm) の正方形をなして対向する第1電極 1 および第2電極 3 を有する不揮発可変抵抗素子R ν のスケーリングに伴う抵抗 の変化(増加)を示す。同図(b)は抵抗の増加による時定数 τ の変化をパラメータとして、各時定数 τ におけるビット線 B L の電位の変化状況を示す。

[0020]

同図(a)において、横軸は正方形の一辺の長さa(μ m)を、縦軸は各寸法における抵抗値を相対値として示す。抵抗値は、長さa=1(μ m)の場合(横軸1)を100として規格化して示す。例えば、k=5として、a=0.2(μ m)に縮小した場合(横軸0.2)、膜厚 t についてスケーリングを適用しないときは、上述した計算式に従い、抵抗値は k^2 倍(25倍)、つまり2500となる。

[0021]

同図(b)において、横軸は時間(μ s)を、縦軸はビット線BLの電位の飽和値を100として相対的な電位を示す。曲線T1の時定数 τ は $10(\mu$ s)、曲線T2の時定数 τ は $1(\mu$ s)、曲線T3の時定数 τ は100(ns)、曲線T4の時定数 τ は10(ns)である。例えば、曲線T3の場合に抵抗が100であるとし、抵抗を25倍(つまり抵抗を2500)とした場合に、単純に計算して時定数 τ (=CR)は100(ns)から2500(ns)= $2.5(\mu$ s)へと増加する。つまり、曲線T3であったビット線BLの電位の変化は曲線T2よりもさらに遅くなり、メモリセルの動作速度の低下となる。このように、従

来の不揮発可変抵抗素子Rvにおいては、スケーリングによる抵抗の増加に伴い、動作速度、特に読み出し速度が低下するという問題がある。

[0022]

本発明は、斯かる問題に鑑みてなされたものであり、スケーリングを施して不 揮発可変抵抗素子の平面上の面積を縮小した場合において、抵抗の増加を抑制で きる構造の不揮発可変抵抗素子を提供することを目的とする。

[0023]

また、本発明は、不揮発可変抵抗素子をマトリックス状に配置してなる記憶装置において、スケーリングを施して不揮発可変抵抗素子の平面上の面積を縮小した場合に抵抗の増加を抑制できる構造の不揮発可変抵抗素子とすることにより、スケーリングを施しても動作速度の低下が生じない記憶装置を提供することを目的とする。

[0024]

また、本発明は、スケーリングを施して不揮発可変抵抗素子の平面上の面積を 縮小した場合に、不揮発可変抵抗素子の抵抗の増加を防止できる不揮発可変抵抗 素子のスケーリング方法を提供することを目的とする。

[0025]

【課題を解決するための手段】

本発明に係る不揮発可変抵抗素子は、対向して基板上に形成された第1電極および第2電極と、第1電極および第2電極の間に形成された不揮発可変抵抗体と を備える不揮発可変抵抗素子において、第1電極および第2電極は、前記基板の 面方向において対向していることを特徴とする。

[0026]

本発明に係る不揮発可変抵抗素子において、前記不揮発可変抵抗体は第1電極の外周に形成され、第2電極は不揮発可変抵抗体の外周に形成されていることを 特徴とする。

[0027]

本発明に係る不揮発可変抵抗素子において、前記第1電極は円柱状または角柱 状であることを特徴とする。

[0028]

本発明に係る不揮発可変抵抗素子において、前記不揮発可変抵抗体はペロブスカイト構造のマンガン酸化物であることを特徴とする。

[0029]

本発明に係る不揮発可変抵抗素子において、前記マンガン酸化物は、 $Pr_{(1-x)}$ $Ca_x MnO_3$ 、 $La_{(1-x)} Ca_x MnO_3$ 、または $La_{(1-x-y)} Ca_x Pb_y$ MnO_3 のいずれかであることを特徴とする。

[0030]

本発明に係る不揮発可変抵抗素子において、前記マンガン酸化物は、 $Pr_{0.7}$ $Ca_{0.3}$ MnO_3 、 $La_{0.65}$ $Ca_{0.35}$ MnO_3 、 $tcut La_{0.65}$ $Ca_{0.175}$ Pb_0 . 175 MnO_3 のいずれかであることを特徴とする。

[0031]

本発明に係る記憶装置は、前記不揮発可変抵抗素子および該不揮発可変抵抗素子に接続されて不揮発可変抵抗素子の選択を行う選択素子をメモリセルとしてマトリックス状に配置したことを特徴とする。

[0032]

本発明に係る記憶装置において、前記選択素子は、前記不揮発可変抵抗素子のいずれかを選択して不揮発可変抵抗素子に印加する電流を制御することを特徴とする。

[0033]

本発明に係る記憶装置において、前記選択素子は、前記基板に形成されたトランジスタ、またはダイオードであることを特徴とする。

[0034]

本発明に係る記憶装置において、前記トランジスタは、MOSトランジスタであり、該MOSトランジスタのドレインは前記第1電極に接続されていることを特徴とする。

[0035]

本発明に係る記憶装置において、前記ダイオードのカソードは前記第1電極に 接続されていることを特徴とする。

[0036]

本発明に係る記憶装置において、前記メモリセルは、前記選択素子に接続されたワード線および前記不揮発可変抵抗素子に接続されたビット線を有し、前記第2電極は前記ビット線に接続されていることを特徴とする。

[0037]

本発明に係る不揮発可変抵抗素子のスケーリング方法は、基板上に形成され基板の面方向において対向する第1電極および第2電極と、第1電極および第2電極の間に形成された不揮発可変抵抗体とを備える不揮発抵抗素子のスケーリング方法であって、前記第1電極の平面寸法に縮小スケーリングを施し、第1電極の高さ寸法に拡大スケーリングを施すことを特徴とする。

[0038]

本発明に係る不揮発可変抵抗素子のスケーリング方法において、前記縮小スケーリングは1/k (k>1) 倍として施され、前記拡大スケーリングはk 倍として施されることを特徴とする。

[0039]

本発明にあっては、基板上に形成した不揮発可変抵抗素子の第1電極および第2電極を基板の面方向において対向するように形成することとしたので、不揮発可変抵抗素子にスケーリングを施して不揮発可変抵抗素子の平面上の面積を縮小した場合において、抵抗の増加を抑制した不揮発可変抵抗素子とすることができる。特に、第1電極の周囲に不揮発可変抵抗体を形成し、不揮発可変抵抗体の周囲に第2電極を形成するので、レイアウト等が容易になり、大容量の記憶装置に適した不揮発可変抵抗素子とすることができる。また、不揮発可変抵抗体をペロブスカイト構造のマンガン酸化物により構成することから、記憶装置に適した安定した抵抗変化を生じる不揮発可変抵抗素子とすることができる。

[0040]

本発明にあっては、第1電極および第2電極を基板の面方向において対向するように形成した不揮発可変抵抗素子によりメモリセルを構成することとしたので、不揮発可変抵抗素子にスケーリングを施してメモリセルの平面上の面積を縮小した場合において、不揮発可変抵抗素子の抵抗の増加を抑制でき、動作速度(ア

クセス時間)の低下が生じない記憶装置とすることが可能となる。特に、1T1 R型メモリセルおよび1D1R型メモリセルにおける不揮発可変抵抗素子にスケーリングを施して平面上の面積を縮小する場合において、不揮発可変抵抗素子の抵抗の増加を抑制でき、動作速度(アクセス時間)の低下が生じない記憶装置とすることが可能となる。

[0041]

本発明にあっては、不揮発可変抵抗素子に縮小スケーリングを施して平面上の 面積を縮小した場合において、高さ方向に拡大スケーリングを施すこととしたの で、不揮発可変抵抗素子の抵抗の増加を抑制できる不揮発可変抵抗素子のスケー リング方法が可能となる。

[0042]

【発明の実施の形態】

以下、本発明をその実施の形態を示す図面に基づいて説明する。

<実施の形態1>

図1は実施の形態1に係る不揮発可変抵抗素子におけるスケーリング状況を示す説明図である。同図(a)はスケーリングを施す前の不揮発可変抵抗素子R v の斜視図である。同図(b)は(a)における不揮発可変抵抗素子R v に対して 1 / k (k>1) 倍のスケーリングを施したスケーリング後の不揮発可変抵抗素子R v に対して 1 / k (k>1) 倍のスケーリングを施したスケーリング後の不揮発可変抵抗素子R v は、半径 r 、高さ h の円柱(円柱状)の第1電極1を内側電極として形成している。第1電極 1 の外周に円筒状の不揮発可変抵抗体2を膜厚 t で層状に形成し、さらに、不揮発可変抵抗体2の外周に第1電極1に対向させて半径 r + t の円筒状の第2電極 3 を外側電極として形成している。(b)において、不揮発可変抵抗素子R v は、1 / k (k>1) 倍のスケーリングにより、第1電極1は半径 r / k、高さ h (高さ方向はスケーリング非適用)となっている。また、不揮発可変抵抗体2は 膜厚 t / k (膜厚 t へのスケーリング適用時)または t (膜厚 t へのスケーリング非適用時)となり、第2電極3は半径[(r+t)/k](膜厚 t へのスケーリング適用時)または [(r / k) + t](膜厚 t へのスケーリング非適用時)の円筒状の第2電極3を外側電極となる。なお、以下の抵抗の計算において、不

揮発可変抵抗体2の抵抗率はρで近似する。

[0043]

同図(a)において、第1電極1が不揮発可変抵抗体2に対向する側の表面積 Soは2πrhであり、膜厚tであるから、第1電極1の表面積Soを用いてス ケーリング前の抵抗Rοを近似計算すれば、Rο=ρt/2πrhとなる。また 、スケーリング後の(b)において、第1電極1が不揮発可変抵抗体2に対向す る側の表面積 S s は 2 π r h / k である。膜厚 t へのスケーリング非適用時にお けるスケーリング後の抵抗Rsは ρ t/Ss= ρ tk/ 2π rh=kR σ となる 。したがって、1/k倍のスケーリングを施した場合において、スケーリング後 の抵抗Rsとスケーリング前の抵抗Roの比Rs/Roはkとなる。これは従来 の不揮発可変抵抗素子R v のスケーリングにおいて、抵抗が k ²倍に増加するこ とと比較してk倍の増加に留まっており、抵抗の増加を抑制できることを示して いる。また、膜厚 t へのスケーリング適用時における抵抗 R s は (ρ t / k)/ $Ss = \rho t / 2\pi r h = Roとなる。つまり、1/k倍のスケーリングによる抵$ 抗の増加比Rs/Roは1となり、抵抗の増加は生じない。これは従来の不揮発 可変抵抗素子Rvのスケーリングにおいて抵抗がk倍に増加することと比較する までも無く、抵抗の増加を抑制できることを示している。また、第2電極3が不 揮発可変抵抗体2に対向する側の表面積も第1電極1の表面積(So、Ss)と 同様に縮小されるが、抵抗の算出は第1電極1の表面積を用いて近似するので、 詳細な表面積の計算は省略する。

[0044]

不揮発可変抵抗素子R v は基板(不図示)上に形成され、第1電極1および第2電極3は、基板の面方向において対向するように形成される。上述したとおり、不揮発可変抵抗素子R v を 3 次元構造とすることにより、スケーリングを施して不揮発可変抵抗素子R v の平面上の面積を縮小した場合において、不揮発可変抵抗素子R v の抵抗の増加を抑制することができる。つまり、従来技術において生じていたスケーリングによる第1電極1の表面積の縮小に伴う抵抗の増加は生じない。なお、実施の形態1に係る不揮発可変抵抗素子R v を記憶装置(メモリセル)に適用すれば、スケーリングによる動作速度の低下が生じない大容量の記

憶装置を実現できる。

[0045]

また、第1電極1を内側電極とし、第1電極1の外周(周囲)に不揮発可変抵 抗体2を形成し、不揮発可変抵抗体2の外周(周囲)に第2電極3を外側電極と して形成することにより、基板の表面上に占める面積を確実に低減できる。つま り、第1電極1の外周を不揮発可変抵抗体2により包囲し、不揮発可変抵抗体2 の外周を第2電極3により包囲する構造とするので、第1電極1の平面上の面積 の縮小がそのまま可変抵抗素子の面積の縮小となる。例えば、不揮発可変抵抗素 子Rvの中心を占める第1電極1の表面上の面積は、スケーリング前においては π r^2 であるが、1 / k 倍のスケーリングにより π r^2 / k^2 に低減できる。ま た、第1電極1の周囲に不揮発可変抵抗体2を、不揮発可変抵抗体2の周囲に第 2電極3を配置することにより、レイアウトが容易になり、製造過程においてマ スクの位置合わせが容易になることから、さらに高密度のレイアウトが可能とな る。また、第1電極1を円柱(円柱状)、第2電極を円筒(円筒状)としたが、 第1電極1を角柱(角柱状)とすれば、さらにレイアウトが容易になり、高密度 化が可能になる。なお、第1電極1の構造は円柱、角柱であればレイアウトが容 易であり好ましいが、これに限るものではなく、これらに類似する立体形状(柱 状)であれば良い。不揮発可変抵抗体2、第2電極3の形状は第1電極の形状に 応じて適宜変更されることは言うまでも無い。

[0046]

パターニングはホトリソグラフィ技術を用いて行った。第1電極1の半径rは約0.1~0.3 μ m、高さhは約0.5~1 μ mとし、不揮発可変抵抗体2の膜厚は約100~300 n mとして所望の抵抗値を得た。

[0047]

図2は実施の形態1に係る不揮発可変抵抗素子においてスケーリングによる抵抗の増加を抑制できることを示す説明図である。不揮発可変抵抗素子R v に対して1/k (k>1)倍のスケーリングを施した場合を示す。スケーリングに際して不揮発可変抵抗体2の膜厚tにはスケーリングを適用しない場合における抵抗の変化状況を示す。なお、スケーリングによる抵抗の変化を比較する為に従来構造の不揮発可変抵抗素子R v における抵抗の変化状況を併せて示す。基本的な計算方法(近似計算方法)は、図1において説明したとおりである。構造は第1電極1が円柱、角柱の場合を示し、これらにおいては簡単のために第1電極1、不揮発可変抵抗体2のみを示し、第2電極3は省略している。

[0048]

第1電極1が円柱の場合、スケーリング前において、半径はr、高さはhとし、スケーリング後において、半径はr/k、高さはhとする。また、第1電極1の周囲に円筒状に形成された不揮発可変抵抗体2の膜厚はtでスケーリング前後において同一とする。スケーリングによる抵抗の増加は図1において説明したとおりであり、スケーリング後の抵抗Rsとスケーリング前の抵抗Roの比Rs/RoはRとなる。これに対し、従来構造におけるRs/RoはR0はR2(図R3参照)である。つまり、円柱構造の不揮発可変抵抗素子R0は、スケーリング時の抵抗の増加を従来構造の場合に比較してR1/R1/R1/R1/R1

[0049]

第1電極1が角柱の場合、スケーリング前において、辺の長さ(周囲長)は2 (a+b)、高さはhとし、スケーリング後において、辺の長さ(周囲長)は2 (a+b)/k、高さはhとする。また、第1電極1の周囲に枠状に形成された不揮発可変抵抗体2の膜厚はtでスケーリング前後において同一とする。したがって、スケーリング前において、第1電極1の表面積Soは2(a+b)hであり、膜厚tであるから、第1電極1の表面積Soを用いて抵抗Roを近似計算す

れば、 $Ro=\rho$ t /2 (a+b) h /2 h

[0050]

図3は実施の形態1に係る不揮発可変抵抗素子においてスケーリングによる抵抗の増加を抑制できることを示す説明図である。不揮発可変抵抗素子R v に対して1/k (k>1)倍のスケーリングを施した場合を示す。図3は、スケーリングに際して不揮発可変抵抗体2の膜厚tにもスケーリングを適用する場合における抵抗の変化状況を示す。なお、スケーリングによる抵抗の変化を比較する為に従来構造の不揮発可変抵抗素子R v における抵抗の変化状況を併せて示す。基本的な計算方法(近似計算方法)は、図1において説明したとおりである。構造は第1電極1が円柱、角柱の場合を示し、これらにおいては簡単のために第1電極1、不揮発可変抵抗体2のみを示し、第2電極3は省略している。

[0051]

第1電極1が円柱の場合、図2の円柱の場合と同様、スケーリング前において、半径は r、高さは h とし、スケーリング後において、半径は r / k、高さは h とする。また、第1電極1の周囲に円筒状に形成された不揮発可変抵抗体2の膜厚は、スケーリング前において t とし、スケーリング後において t / k とする。抵抗の増加は図1において説明したとおりであり、スケーリング後の抵抗Rsとスケーリング前の抵抗Roの比Rs/Roは1となりスケーリングによる抵抗の増加は生じない。これに対し、従来構造におけるRs/Roは k (図13参照)である。つまり、円柱構造の不揮発可変抵抗素子Rvは、スケーリング時の抵抗の増加を従来構造の場合に比較して1/ k に抑制できる。

[0052]

第1電極1が角柱の場合、図2の角柱の場合と同様、スケーリング前において 、辺の長さ(周囲長)は2(a+b)、高さはhとし、スケーリング後において 、辺の長さ(周囲長)は2 (a+b) / k、高さはhとする。また、第1電極1 の周囲に枠状に形成された不揮発可変抵抗体2の膜厚は、スケーリング前におい てtとし、スケーリング後においてt/kとする。スケーリング前は、第1電極 1の表面積Soは2(a+b)h/kであり、膜厚tであるから、第1電極1の 表面積So を用いて抵抗Ro を近似計算すれば、図2 の場合と同様、 $Ro = \rho t$ /2 (a + b) h となる。また、スケーリング後は、第1電極1の表面積Ssは 2 (a+b) h/kであり、膜厚 t/kであるから、第1電極1の表面積Ssを 用いて抵抗Rsを近似計算すれば、Rs= $(\rho t/k)/Ss=(\rho t/k)/$ $[2(a+b)h/k] = \rho t/2(a+b)h = Roとなる。したがって、ス$ ケーリングを施した場合において、スケーリング後の抵抗Rsとスケーリング前 の抵抗Roの比Rs/Roは1となりスケーリングによる抵抗の増加は生じない 。これに対し、従来構造におけるRs/Roは上述のとおりkである。つまり、 角柱構造の不揮発可変抵抗素子Rvは、円柱構造の不揮発可変抵抗素子Rvと同 様に、スケーリング時の抵抗の増加を従来構造の場合に比較して1/kに抑制で きる。

[0053]

なお、膜厚 t についてもスケーリングを適用する図3の場合には、スケーリング後の膜厚 t / k が十分に厚く、薄膜化に伴う不揮発可変抵抗体2の膜質の劣化がなく、第1電極1と第2電極3との間において、短絡が生じる虞がないことが必要な条件となる。つまり、形成する不揮発可変抵抗体2の膜厚による特性を適宜評価して、スケーリング適用の当否を決定すれば良い。

[0054]

<実施の形態2>

図4は実施の形態2に係る記憶装置における1T1R型メモリセルの構造を説明する説明図である。不揮発可変抵抗素子Rvの選択を行う選択素子としてトランジスタ (MOSトランジスタ5)を用いた1T1R型メモリセルを示す。同図

(a) は平面概略を示し、(b) は(a) のB-B線における断面概略を示す。単結晶シリコン等により構成される基板10に、MOSトランジスタ5のドレイン5dおよびソース5sが形成される。基板10の表面に形成された絶縁層11には、ドレイン5dおよびソース5sに対応する位置にゲート電極5gが形成される。絶縁層11は例えばシリコン酸化膜により、ゲート電極5gは例えば多結晶シリコンまたは高融点金属等により構成される。ドレイン5dは、不揮発可変抵抗素子Rvの第1電極1に接続される。第1電極1は絶縁層11の表面に円柱状の内側電極として形成される。絶縁層11の表面上において、第1電極1の外周に円筒状の不揮発可変抵抗体2を層状に形成し、さらに、不揮発可変抵抗体2の外周に第1電極1に対向させて円筒状の第2電極3を外側電極として形成する。絶縁層11の表面にはビット線BLが形成され、第2電極3はビット線BLに接続される。また、ゲート電極5gは延在してワード線WLに、ソース5sは延在してソース線SLに、それぞれ接続される。

[0055]

1 T 1 R型メモリセルはMOSトランジスタ5および不揮発可変抵抗素子R vによりメモリセルを構成され、回路構成は従来の回路構成(図9、図1 1参照)と同一である。また、MOSトランジスタ5、不揮発可変抵抗素子R vは通常の半導体プロセスまたはその改良プロセスにより製造することができる。1 T 1 R型メモリセル(MOSトランジスタ5および不揮発可変抵抗素子R v)を基板10の上にマトリックス状に配置して本発明に係る記憶装置とする。1 T 1 R型メモリセルにスケーリングを施して不揮発可変抵抗素子R v の平面上の面積を縮小することにより、大容量化を図った場合において、不揮発可変抵抗素子R v の抵抗の増加を抑制できることから、動作速度(アクセス時間)の低下が生じない大容量の記憶装置を実現できる。また、外側電極である第2電極3をビット線に接続することから、レイアウトが容易になりまた集積度を犠牲にすることがなく、大容量化が可能となる。

[0056]

書き換え (ライトまたはリセット) をする場合には、先ず、選択対象のメモリセル (以下、選択セル) のゲート電極 5 g につながるワード線WLの電位を上げ

てMOSトランジスタ5をオンする。次に、選択セルのビット線BLとソース線 SLとの間に電位差(電圧)を与えることにより不揮発可変抵抗素子Rvの第1 電極1と第2電極3との間に適切な電圧を印加して、不揮発可変抵抗体2の抵抗 を変化させる。例えば、ライト時には、ビット線BLに正の電圧パルス(例えば 5 V) を印加し、ソース線 S L を接地電位 (0 V) にする。つまり、第1電極1 の電位を0Vとし、第2電極3の電位を5Vとして不揮発可変抵抗体2の抵抗を 上げる(ライト動作)ことができる。また、リセット時には、ビット線BLを接 地電位(0V)にし、ソース線SLに正の電圧パルス(例えば5V)を印加する 。つまりライト時とリセット時とにおいて、不揮発可変抵抗体2に反対のパルス (正負が逆のパルス) が加わることになるから、不揮発可変抵抗体2の抵抗を下 げる(リセット動作)ことができる。なお、リセット時に、ライト時と同一極性 (正) でライト時より小さい振幅(例えば2~3V)を有し、かつライト時より 長いパルス幅を有する電圧パルスを印加した場合にも、同様にリセット動作を行 うことができる。なお、印加する電圧パルスの大きさ(電圧値)は不揮発可変抵 抗体2の形状(膜厚t)、材料等により適宜調整すべきものであり、通常は2~ 3V程度から5V程度以下が低消費電力の観点から好ましいが、これに限るもの ではない。

$\{0057\}$

読み出しをする場合の方法は、基本的には書き換えをする場合と同様であるが、ビット線BLまたはソース線SLに印加する正の電圧を小さくし(例えば1V)、読み出し破壊を防止する。

[0058]

図5は実施の形態2に係る記憶装置における1D1R型メモリセルの構造を説明する説明図である。不揮発可変抵抗素子Rvの選択を行う選択素子としてダイオード6を用いた1D1R型メモリセルを示す。同図(a)は平面概略を示し、(b)は(a)のB-B線における断面概略を示す。図4と同様な部分については同一符号を付して、説明は省略する。なお、基板10は図示を省略している。基板10の表面に形成された絶縁層11には、例えば多結晶シリコンにより構成されるワード線WLが形成され、ワード線WLの上に、半導体PN接合により構

成されるダイオード6が形成される。ダイオード6のアノード6p(P+)はワード線WLに、カソード6n(N+)は第1電極1に接続される。第1電極1は絶縁層11の表面に円柱状の内側電極として形成される。絶縁層11の表面上において、第1電極1の外周に円筒状の不揮発可変抵抗体2を層状に形成し、さらに、不揮発可変抵抗体2の外周に第1電極1に対向させて円筒状の第2電極3を外側電極として形成する。絶縁層11の表面にはビット線BLが形成され、第2電極3はビット線BLに接続される。

[0059]

1D1R型メモリセルはダイオード6および不揮発可変抵抗素子Rvによりメモリセルを構成され、回路構成は従来の回路構成(図10、図12参照)と同一である。また、ダイオード6、不揮発可変抵抗素子Rvは通常の半導体プロセスまたはその改良プロセスにより製造することができる。1D1R型メモリセル(ダイオード6および不揮発可変抵抗素子Rv)を基板10の上にマトリックス状に配置して本発明に係る記憶装置とする。1D1R型メモリセルにスケーリングを施して不揮発可変抵抗素子Rvの平面上の面積を縮小することにより、大容量化を図った場合において、不揮発可変抵抗素子Rvの抵抗の増加を抑制できることから、動作速度(アクセス時間)の低下が生じない大容量の記憶装置を実現できる。また、外側電極である第2電極3をビット線に接続することから、レイアウトが容易になりまた集積度を犠牲にすることがなく、大容量化が可能となる。

[0060]

書き換え(ライトまたはリセット)をする場合には、選択セルにつながるワード線WLの電位を上げ、選択セルのビット線BLを接地電位とし、選択セルのワード線WLとビット線BLとの間に電位差(電圧)を与えることにより不揮発可変抵抗素子Rvの第1電極1と第2電極3との間に適切な電圧を印加して、不揮発可変抵抗体2の抵抗を変化させる。例えば、ライト時には、ワード線WLに正の電圧パルス(例えば5V)を印加し、ビット線BLを接地電位(0V)にする。つまり、第1電極1の電位を5Vとし、第2電極3の電位を0Vとして不揮発可変抵抗体2の抵抗を上げる(ライト動作)ことができる。なお、選択セル以外のメモリセル(以下、非選択セル)においては、ワード線WLを接地電位とし、

ビット線BLの電位を正電位(選択セルのワード線WLに印加する電圧と同じ電位。例えば5V)とすることにより、ダイオード6の整流作用が働き、非選択セルには電圧は印加されない。また、リセット時には、ライト時と同一極性(正)でライト時より小さい振幅(例えば2~3V)を有し、かつライト時より長いパルス幅を有する電圧パルスを印加することにより不揮発可変抵抗体2の抵抗を下げる(リセット動作)ことができる。

[0061]

読み出しをする場合の方法は、基本的には書き換えをする場合と同様であるが、ビット線BL(またはソース線SL)に印加する正の電圧を小さくし(例えば 1 V)、読み出し破壊を防止する。

[0062]

<実施の形態3>

図6は実施の形態3に係る不揮発可変抵抗素子のスケーリング方法を説明する説明図である。同図(a)はスケーリングを施す前の不揮発可変抵抗素子R v(円柱構造)の平面図であり、(b)は(a)の半径方向における断面図である。同図(c)は(a)における不揮発可変抵抗素子R v に対して1/k(k>1)倍のスケーリングを施した後の不揮発可変抵抗素子R v の平面図であり、(d)は(c)の半径方向における断面図である。実施の形態1、2の場合と同様に、第1電極1が円柱(円柱状)として形成され、第1電極1の外周に円筒状の不揮発可変抵抗体2が形成され、さらに、不揮発可変抵抗体2の外周に第1電極1に対向させて円筒状の第2電極3が外側電極として形成されている。なお、実施の形態3においては、高さ方向にはk倍のスケーリング(つまり、平面に対する通常の縮小スケーリングに対して、高さに対する拡大スケーリング)を施している

[0063]

同図(a)(b)において、第1電極1の半径を r とすれば、円周は $2\pi r$ 、高さは h であるから、第1電極 1 が不揮発可変抵抗体 2 に対向する側の表面積 S o は $2\pi r$ h となる。不揮発可変抵抗体 2 の膜厚を t として、第1電極 1 の表面積 S o を用いてスケーリング前の抵抗 R o を近似計算すれば、 R o = ρ t ℓ ℓ ℓ

r hとなる。他方、同図(c)(d)において、第1電極1が不揮発可変抵抗体 2 に対向する側の表面積S s は $(2\pi r/k) \times (hk) = 2\pi r h$ となり、表面積S s の面積はスケーリング後においても変化は生じない。つまり、従来技術において生じていたスケーリングによる第1電極1の表面積の低下は生じない。

[0064]

[0065]

なお、第1電極1の平面寸法に1/k (k>1) 倍の縮小スケーリングを施し、第1電極の高さ寸法にk (k>1) 倍の拡大スケーリングを施したが、スケーリング定数(平面寸法に対する縮小スケーリング時の1/k と高さ寸法に対する拡大スケーリング時のk) は、逆数にする必要は無く、適宜異なる値にしても良いことは言うまでも無い。例えば縮小スケーリングにおいては1/2 (k=2) 倍とし、拡大スケーリングにおいては1. 5 (k=1. 5) 倍または2. 5 (k=2. 5) 倍のようにすることも可能である。

[0066]

実施の形態3に係る不揮発可変抵抗素子のスケーリング方法によれば第1電極 1の平面上の面積を縮小させた場合において、第1電極1の表面積Ssの増加を 防止できることから、不揮発可変抵抗素子Rvの抵抗の増加を防止、または抵抗 を低減できるスケーリングが可能となる。つまり、従来技術において生じていたスケーリングによる第1電極1の表面積の縮小に伴う抵抗の増加は生じない。したがって、実施の形態3に係る不揮発可変抵抗素子のスケーリング方法を実施の形態2の記憶装置(メモリセル)に適用すれば、動作速度の低下が生じない大容量の記憶装置を実現できる。

[0067]

【発明の効果】

以上に詳述した如く、本発明にあっては、スケーリングを施して不揮発可変抵抗素子の平面上の面積を縮小した場合において、スケーリングによる抵抗の増加 を抑制した不揮発可変抵抗素子を実現できる。

[0068]

本発明にあっては、メモリセルを構成する不揮発可変抵抗素子にスケーリング を施してメモリセルの平面上の面積を縮小した場合において、不揮発可変抵抗素 子のスケーリングによる抵抗の増加を抑制できることから、動作速度 (アクセス 時間) の低下が生じない大容量の記憶装置を実現できる。

[0069]

本発明にあっては、不揮発可変抵抗素子に縮小スケーリングを施して平面上の 面積を縮小した場合において、高さ方向に拡大スケーリングを施すことによりス ケーリングによる抵抗の増加を抑制できる不揮発可変抵抗素子のスケーリング方 法を実現できる。

【図面の簡単な説明】

【図1】

実施の形態 1 に係る不揮発可変抵抗素子におけるスケーリング状況を示す説明 図である。

【図2】

実施の形態1に係る不揮発可変抵抗素子においてスケーリングによる抵抗の増加を抑制できることを示す説明図である。

【図3】

実施の形態 1 に係る不揮発可変抵抗素子においてスケーリングによる抵抗の増

加を抑制できることを示す説明図である。

図4

実施の形態 2 に係る記憶装置における 1 T 1 R 型メモリセルの構造を説明する 説明図である。

図5】

実施の形態 2 に係る記憶装置における 1 D 1 R 型メモリセルの構造を説明する 説明図である。

【図6】

実施の形態 3 に係る不揮発可変抵抗素子のスケーリング方法を説明する説明図である。

【図7】

従来の不揮発可変抵抗素子を用いた記憶装置の概要を示す説明図である。

[図8]

図7の記憶装置において電圧パルスの印加に対する抵抗値の変化状況を示すグラフである。

【図9】

従来の不揮発可変抵抗素子を用いた記憶装置におけるメモリセルの例を示す回 路図である。

【図10】

従来の不揮発可変抵抗素子を用いた記憶装置におけるメモリセルの例を示す回 路図である。

【図11】

従来の1T1R型メモリセルの断面模式図である。

【図12】

従来の1D1R型メモリセルの断面模式図である。

【図13】

従来の不揮発可変抵抗素子におけるスケーリング状況を示す説明図である。

【図14】

不揮発可変抵抗素子の抵抗の増加に伴う特性の低下を説明するグラフである。


【符号の説明】


- 1 第1電極
- 2 不揮発可変抵抗体
- 3 第2電極
- 5 MOSトランジスタ
- 5 d ドレイン
- 5 g ゲート電極
- 5 s ソース
- 6 ダイオード
- 6 n カソード
- 6 p アノード
- 10 基板
- 11 絶縁層
- R v 不揮発可変抵抗素子
- BL ビット線
- SL ソース線
- WL ワード線

【書類名】

図面

【図1】






【図2】

(1. ベノー・ソノソ 非国用) /グ後 (1/k倍) Rs/Ro 責, 抵抗	ж к с х	h/k k (a+b) h	k 2
(1・ヘソーリン スケーリング後 (1/k倍) 面積, 抵抗	$Ss = 2_{\pi} r h/k$ $Rs = \rho t k/2_{\pi} r h$	Ss=2 (a+b) h/k Rs=ρtk/2 (a+b) h	Ss=ab/k ² Rs=ρtk ² /ab
スケーリング前 面積,抵抗	So=2 _π rh Ro=ρt/2 _π rh	So=2 (a+b) h Ro=ρt/2 (a+b) h	So=ab Ro=pt/ab
構造	2 1 t		
	# E	年	次 来


【図3】

			(t:スケーリング非適用)	作通用)
	構造	1 1	後(1/k倍)	Rs/Ro
	ı	即槓, 抵抗	面槓, 抵抗	
		So=2 _x rh	Ss=2 _x rh/k	
世田)	Ro=0+/2_rh	Rs=0+/2	
	1			
	q X B			
角柱) 	20=2 (a+b) n	>s=2 (a+b) h∕k	
	\	$Ro = \rho t / 2 (a+b) h$	$Rs = \rho t / 2 (a+b) h$	
	75.			
	q P	-1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -	5 1/ 4 0	
従来			7 \Q B B Q	
		$Ro = \rho t / ab$	Rs=ptk/ab	
_	\rightarrow			


【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】





【図13】











【書類名】 要約書

【要約】

【課題】 スケーリングを施して平面上の面積を縮小した場合に抵抗の増加を抑制できる構造の不揮発可変抵抗素子、該不揮発可変抵抗素子を用いた記憶装置、および不揮発可変抵抗素子のスケーリング方法を提供する。

【解決手段】 基板上に形成された第1電極1および第2電極3は、基板の面方向において対向する。第1電極1を内側電極とし、第1電極1の外周(周囲)に不揮発可変抵抗体2を形成し、不揮発可変抵抗体2の外周(周囲)に第2電極3を外側電極として形成するものとする。

【選択図】 図1

特願2002-325527

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社